• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Es ist eine Ausgangsstufenanordnung vorgesehen, bei der mehrere Transistoren (P1, P2) in einer integrierten Serienschaltung angeordnet und von je einer stromgesteuerten Spannungsquelle (Q1, Q2) angesteuert werden. Dadurch ist es möglich, die Transistoren auf unterschiedlichen, absoluten Potenzialen zu betreiben und am Ausgang (A) eine Spannung bereitzustellen, die größer ist als die Nennspannung der Transistoren (P1, P2). Die beschriebene Ausgangsstufenanordnung ist vollständig in integrierter Schaltungsbauweise herstellbar und zur Bereitstellung digitaler und analoger Signalausgänge bei je großem Spannungshub geeignet.
    公开号:DE102004019345A1
    申请号:DE200410019345
    申请日:2004-04-21
    公开日:2005-11-17
    发明作者:Helmut Theiler
    申请人:Austriamicrosystems AG；
    IPC主号:H03K17-10
    专利说明:
    [0001] Dievorliegende Erfindung betrifft eine Anordnung einer Ausgangsstufe.
    [0002] Beihochintegrierten Schaltungen ist es häufig wünschenswert, mit einer Ausgangsstufeeine Ausgangsspannung abgeben zu können, deren Spannungshub dieeigentliche Versorgungsspannung der jeweiligen Halbleiterschaltungstechnik und/oderder Nennspannung der jeweilig vorgesehenen Transistoren übersteigt.Moderne CMOS, Complementary Metal Oxide Semiconductor-Schaltungstechnikenbeispielsweise haben Versorgungsspannungen von 3,6 V oder weniger.
    [0003] Dieständigabnehmende Dicke des Gate-Oxids in CMOS-Schaltungen mit dem Ziel,die Siliziumflächehocheffizient auszunutzen, führtzu immer weiter verringerten Versorgungsspannungen. Andererseitsreichen Ausgangsspannungen von 3,6 V oder geringer häufig nichtaus, um Sensoren oder Aktuatoren direkt mit einer Ausgangsstufedes integrierten Schaltkreises zu treiben.
    [0004] Eineverbreitete Möglichkeit,dieses Problem zu lösen,wird mit so genannten Open-Drain- oder Open-Collector-Ausgängen bereitgestellt,an die zur Bildung einer Ausgangsstufe externe Pull-Up-Widerstände oderchip-interne Pull-Up-Widerständeangeschlossen sind.
    [0005] Bein-Kanal-MOS-Strukturen können Open-Drain-Ausgänge mittelsso genannter NMOSH-Bauteile realisiert sein, die sich durch die Eignungfür verhältnismäßig hoheSpannungen auszeichnen.
    [0006] Hierfür habenNMOSH-Bauteile normalerweise schwach dotierte n-Wannengebiete, dieals Drain-Gebiete genutzt werden, und verfügen über ein zusätzliches Feldoxid-Gebiet zurVergrößerung des Gate-Oxidsan der Drain-Kante des Kanals.
    [0007] Dain den herkömmlichenMOS-Schaltungstechniken keine separaten p-Wannen in n-Wannen-Regionenverfügbarsind, um ein entsprechendes p-Drain-Gebiet zu schaffen, steht für p-Kanal-Bauteile keine komplementäre Lösung zu NMOSH-Bauteilenzur Verfügung.Bei p-Kanal-Bauteilen mit verbundenem Source- und n-Wannen-Anschluss,die in integrierter Schaltungstechnik mit einem typischen 3,3 V-Fertigungsprozesshergestellt sind, gelten danach folgende maximal zulässige Spannungen:Source-Spannunggegen Gate-Spannung max. 3,6 V, Gate-Spannung gegen Drain-Spannungmax. 3,6 V, Source-Spannung gegen Drain-Spannung max. 3,6 V, Source-beziehungsweise n-Wannen-Spannung gegen p-Substrat maximal 15 V.
    [0008] Diebeschriebenen, passiven Pull-Up-Bauteile haben den Nachteil, dassverhältnismäßig viel Stromverschwendet wird, wenn die Widerstandswerte der Pull-Up-Widerstände geringsind. Andererseits ist bei größeren Widerständen dieFlankensteilheit der ansteigenden Flanke stark begrenzt.
    [0009] Eine ähnlicheProblematik ergibt sich für analogeAusgänge,wo eine externe Treiberstufe in einer unterschiedlichen Fertigungstechnikverwendet werden muss, um den gewünschten Spannungshub am Ausgangzu erhalten. Um beispielsweise einen Hochvolt-NMOS-Schalter anzusteuern,der bis zu 600 V Spannung schalten kann, ist typischerweise eineGate-Spannung von 10 V erforderlich, um einen guten Einschaltzustandzu gewährleisten.
    [0010] ZurBereitstellung einer analogen Ausgangsspannung mit einem Spannungshub,also einer dynamischen Amplitude, von 7 V, wie sie in modernen, sogenannten Powerline-Modem-Anwendungen vorgesehen ist, werden externeTreiberstufen eingesetzt. Der integrierte Schaltkreis weist dabeieine differenzielle Ausgangsstufe auf, die über einen externen, in bipolarerSchaltungstechnik ausgebildeten Stromspiegel an den eigentlichenAusgang angeschlossen wird.
    [0011] Aufgabeder vorliegenden Erfindung ist es, eine Ausgangsstufenanordnunganzugeben, die in herkömmlicherMOS-Schaltungstechnik integrierbar ist und die es ermöglicht,an einem Ausgang eine Ausgangsspannung bereitzustellen, deren Spannungshubgrößer istals die Nennspannung, die bei der jeweiligen Prozesstechnik vorgesehenist.
    [0012] Erfindungsgemäß wird dieAufgabe gelöst durcheine Ausgangsstufenanordnung mit den Merkmalen des Patentanspruchs1. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen.
    [0013] Dievorgeschlagene Ausgangsstufenanordnung umfasst zumindest zwei Transistoren,die bezüglichihrer gesteuerten Strecken in einer Serienschaltung verschaltetund durch Integration in jeweiligen n-Wannen-Gebieten voneinandergetrennt sind. Einer der beiden Anschlüsse der Serienschaltung bildetden Ausgang der Ausgangsstufenanordnung. An Steuereingänge derTransistoren ist je eine stromgesteuerte Spannungsquelle zur Steuerungdes jeweiligen Transistors angeschlossen. Eingangsanschlüsse derstromgesteuerten Spannungsquellen sind mit dem Eingang der Ausgangsstufenanordnunggekoppelt. N-Wannen-Gebiete werden auch als N-Well Gebiete bezeichnetund sind bevorzugt potentialmäßig voneinanderentkoppelt.
    [0014] Durchdie Aufteilung des Ausgangstransistors in mehrere, seriell miteinanderverschaltete Teiltransistoren und den Betrieb dieser Transistorenin jeweils ähnlichenBedingungen mittels der stromgesteuerten Spannungsquellen ist esmöglich,am Ausgang der Ausgangsstufenanordnung einen Spannungshub bereitzustellen,der größer istals die eigentliche Nennspannung des jeweiligen Fertigungsprozessesbzw. der jeweiligen Standard-Schaltungstechnik, in der die Ausgangsstufenanordnungintegriert oder aufgebaut ist.
    [0015] Umbei dem eingangs genannten Zahlenbeispiel für einen typischen 3,3 V Prozesszu bleiben, bedeutet dies, dass aufgrund der Beschränkung von max.15 V zwischen N-Wannen- beziehungsweise Source-Anschluss und p-Substratsinnvollerweise bis zu fünfTransistoren mit ihren gesteuerten Strecken in Serie geschaltetsind.
    [0016] DerjenigeAnschluss der Serienschaltung der gesteuerten Strecken der Transistoren,der nicht den Ausgang der Ausgangsstufenanordnung bildet, ist bevorzugtmit einem Versorgungspotenzialanschluss verbunden.
    [0017] Diean dem Versorgungspotenzialanschluss zuführbare Versorgungsspannungist bevorzugt und mit Vorteil größer alsdie überder gesteuerten Strecke der einzelnen Transistoren jeweils maximalzulässigeSpannung.
    [0018] Alternativoder zusätzlichist die an dem Versorgungspotenzialanschluss zuführbare Versorgungsspannunggrößer alsder Spannungshub eines am Eingang der Ausgangsstufenanordnung zuführbarenSignals.
    [0019] Bevorzugtist der ersten und der zweiten stromgesteuerten Spannungsquelleje eine gesteuerte Stromquelle zugeordnet und mit dieser verbunden zurKopplung der stromgesteuerten Spannungsquellen mit dem Eingang derAusgangsstufenanordnung.
    [0020] DieStromquellen und die ihnen zugeordneten stromgesteuerten Spannungsquellensind dabei mit Vorteil so ausgelegt, dass die Transistoren, diein der Serienschaltung verschaltet sind, jeweils relativ, mit derselbenSteuerspannung beaufschlagt werden.
    [0021] Dabeiist jedoch absolut betrachtet jeder Transistor bezüglich seinerSteuerspannung auf unterschiedlichem Potenzial.
    [0022] Weiterbevorzugt sind die von den gesteuerten Stromquellen abgegebenenStrömejeweils gleich hoch.
    [0023] Diegesteuerten Stromquellen werden bevorzugt in Abhängigkeit von einem am EingangzuführbarenSignal so gesteuert, dass die stromgesteuerten Spannungsquellendie Transistoren in der Serienschaltung entweder ein- und ausschaltenoder in einer analogen Betriebsart ein analoges Spannungssignalerzeugen lassen. Das Ausgangssignal ist dabei jeweils abhängig vomEingangssignal der Ausgangsstufenanordnung.
    [0024] Umdie stromgesteuerten Spannungsquellen auf hohen Spannungsebenenbetreiben zu können, istes vorteilhaft, jeder der gesteuerten Stromquellen je eine Kaskodestufezuzuordnen.
    [0025] WieSimulationen ergeben haben, ist es insbesondere in demjenigen Zustandder Ausgangsstufenanordnung, in dem die in Serie verschalteten Transistorenausgeschaltet sind, vorteilhaft, zu jeder gesteuerten Strecke jeeinen Widerstand paral lel zu schalten. Die Widerstände selbstsind dabei bevorzugt ebenfalls in einer Serienschaltung miteinander verschaltet.Die Widerstandskette ist bevorzugt zwischen Versorgungspotenzialanschlussund Ausgang der Ausgangsstufenanordnung angeordnet und bewirkt,dass durch den definierten Strom durch die Widerstände, diebevorzugt jeweils gleich groß sind,ein identischer Spannungsabfall überjedem der Transistoren zu einer homogenen Potenzialverteilung führt. Demnachwirken die Widerständewie zusätzlicheBias-Widerstände,die einen zusätzlichenSchutz der Transistoren vor Überspannungbieten.
    [0026] DieWiderständehaben dabei bevorzugt gleiche Widerstandswerte und sind hochohmigausgeführt,um die Verlustleistung klein zu halten.
    [0027] ZurBildung einer komplementärenAusgangsstufenanordnung ist in einer vorteilhaften Weiterbildungein bezüglichder Leitfähigkeitdes ersten und des zweiten Transistors komplementärer Transistorvorgesehen, der eine gesteuerte Strecke hat, die zwischen den Ausgangder Ausgangsstufenanordnung und einen Bezugspotenzialanschluss geschaltetist.
    [0028] Beidem komplementärenTransistor handelt es sich bevorzugt um einen n-Kanal-MOS-Transistor, derfür hoheSpannungen ausgelegt ist, ein so genanntes NMOSH-Bauteil.
    [0029] Dererste und der zweite sowie eventuell vorgesehene, weitere Transistoren,die in einer Serienschaltung zwischen Versorgungspotenzial und Ausgangangeordnet sind, sind bevorzugt von einem p-Leitfähigkeitstyp.
    [0030] Diestromgesteurten Spannungsquellen sind bevorzugt so mit dem ihnenjeweils zugeordneten Transistor verschaltet, dass sich alle Transistorender Serienschaltung im jeweils gleichen Arbeitspunkt befindet.
    [0031] Insbesonderebei Ausführungder Transistoren als unipolare Transistoren ist deren Ansteuerung mitden stromgesteuerten Spannungsquellen bevorzugt so ausgeführt, dassdie p-Kanal-Transistorenjeweils der gleichen Gate-Source-Spannung ausgesetzt sind.
    [0032] Weiterbevorzugt haben die Transistoren der Serienschaltung die gleicheGeometrie, also insbesondere jeweils gleiche Kanallänge undKanalweite. Wenn zusätzlichauch noch jeweils die Drain-Ströme unddie Impedanzen der Transistoren identisch sind, so kann mit Vorteildie Drain-Source-Spannung über jedemTransistor der Serienschaltung jeweils identisch sein.
    [0033] Jeexakter eine homogene Potenzialverteilung über die gesteuerten Streckender Transistoren der Serienschaltung gelingt, um so höher kanndie Versorgungsspannung dieser Transistoren und damit auch der Spannungshubdes Signals am Ausgang sein.
    [0034] JederTransistor der Ausgangsstufe ist bevorzugt in einer je separatenn-Wanne angeordnet. Noch weiter bevorzugt ist der jeweilige Transistorzusammen mit der ihm je zugeordneten stromgesteuerten Spannungsquellejeweils gemeinsam in einer, von den übrigen Quelle-Transistor-Paarenje separaten, n-Wanneangeordnet.
    [0035] Diestromgesteuerten Spannungsquellen, die die Transistoren der Serienspannungansteuern, sind bevorzugt je als Widerstand ausgeführt. DieWiderständesind dabei so gewählt,dass durch Zuführeneines gesteuerten Stroms zu jedem dieser Wi derstände jeweils die identischeSpannung überden Widerständenabfällt.
    [0036] DieWiderständesind dabei bevorzugt jeweils zwischen Source- und Gate-Anschluss der Transistorender Serienschaltung geschaltet.
    [0037] Bevorzugtist jeweils der Gate-Anschluss der Transistoren mit je einer stromgesteuertenSpannungsquelle verbunden.
    [0038] Ineiner alternativen Ausführungsformsind die stromgesteuerten Spannungsquellen je als Transistor ausgebildet,der je als Diode verschaltet ist. Dabei bildet jeweils ein als Diodeverschalteter Transistor mit je einem zugeorodneten Transistor derSerienschaltung je einen Stromspiegel. Jeder Stromspiegel wird bevorzugtdurch je eine gesteuerte Stromquelle angesteuert.
    [0039] Nochweiter bevorzugt ist ein Operationsverstärker vorgesehen, der mit zumindesteinem Eingang mit dem Eingang der Ausgangsstufenanordnung verbundenist und ausgangsseitig mit dem Stromspiegel gekoppelt ist. DieseWeiterbildung des vorgeschlagenen Prinzips ist besonders zur Bereitstellunganaloger Ausgangssignale geeignet.
    [0040] Diebeschriebene Ausgangsstufenanordnung ist bevorzugt in integrierterSchaltungstechnik ausgeführt.Besonders eignet sich die vorgeschlagene Ausgangsstufenanordnungzur Integration in einem Complementary Metal Oxide Semiconductor-Fertigungsverfahren.
    [0041] DieErfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand derZeichnungen nähererläutert.
    [0042] Eszeigen:
    [0043] 1 einerstes Ausführungsbeispieleiner Ausgangsstufenanordnung nach dem vorgeschlagenen Prinzip,
    [0044] 2 eineWeiterbildung der Ausgangsstufenanordnung von 1 aneinem Beispiel mit digitalem Ausgang und
    [0045] 3 einweiteres Ausführungsbeispieleiner Ausgangsstufenanordnung nach dem vorgeschlagenen Prinzip mitAnalog-Signalausgang.
    [0046] GleicheBezugszeichen bezeichnen gleiche oder gleich wirkende Teile.
    [0047] 1 zeigteine Ausgangsstufenanordnung mit einem Eingang E und einem AusgangA. Zwischen einem Versorgungspotenzialanschluss VP und dem AusgangA ist eine Serienschaltung aus drei Transistoren P1, P2, P3 angeordnet.Die Transistoren P1, P2, P3 sind je als p-Kanal-MOS-Transistor ausgeführt. Diedrei Transistoren P1, P2, P3 haben je einen Gate-Anschluss als Steueranschluss,und als Anschlüsseihrer gesteuerten Strecken je einen Source- und einen Drain-Anschluss,wobei der Source-Anschluss jeweils mit den voneinander getrenntenn-Wannen-Gebieten n1, n2, n3 verbunden ist, in denen die TransistorenP1, P2, P3 integriert sind. Der Source-Anschluss des ersten TransistorsP1 ist mit dem Versorgungspotenzialanschluss VP verbunden. Der Drain-Anschlussdes ersten Transistors P1 ist mit dem Source-Anschluss des drittenTransistors P3 verbunden, dessen Drain-Anschluss mit dem Source-Anschlussdes zweiten Transistors P2 verbunden ist, dessen Drain-Anschluss wiederuman den Ausgang A angeschlossen ist. Jedem Transistor P1, P2, P3ist je eine stromgesteuerte Spannungsquelle Q1, Q2, Q3 zugeordnet.Die zugeordnete, stromgesteuerte Spannungsquelle Q1, Q2, Q3 istje zwischen Gate- und Source-Anschluss des jeweiligen TransistorsP1, P2, P3 angeschlossen. Übereine Steuereinheit S ist der Eingang E mit jeweiligen Steuereingängen derstromgesteuerten Spannungsquellen Q1, Q2, Q3 gekoppelt, wobei dieSteuereinheit jeweilige Ausgangsströme auf unterschiedlichen Potenzialen bereitstellt.Jeder Transistor P1, P2, P3 ist mit der ihm je zugeordneten, stromgesteuertenSpannungsquelle Q1, Q2, Q3 gemeinsam in je einer separaten n-Wannen1, n2, n3 in integrierter Schaltungstechnik in einem p-vordotiertenSubstrat angeordnet.
    [0048] DieTransistoren P1, P2, P3 bilden eine aktive Pull-Up-Struktur, die voneiner Steuerung S, Q1, Q2, Q3 angesteuert wird. Die p-Kanal-Transistoren habenjeweils gleiche Abmessungen und werden so angesteuert, dass ihreGate-Source-Spannungjeweils identisch ist. Aufgrund der identischen Größe, deridentischen Gate-Source-Spannung und ungefähr demselben Drain-Strom istdie Impedanz füralle diese Serienbauteile P1, P2, P3 praktisch gleich. Bei gleicherImpedanz der Transistoren P1, P2, P3 ist die jeweils an ihnen abfallendeDrain-Source-Spannung ebenfalls gleich. Die hohe Spannung, die über der Serienschaltungder Transistoren P1, P2, P3 abfällt, wirddemnach durch die Anzahl der verwendeten Transistoren in Serie geteilt.Das bedeutet, dass im vorliegenden Beispiel von drei Transistorendie dreifache Spannung der maximalen Betriebsspannung eines Einzeltransistorsgehalten werden kann. Im vorliegenden Beispiel wird noch eine Sicherheitsmargeberücksichtigt,da aufgrund von Fehlanpassungen und Fertigungsstreuungen der Massenherstellung einenicht völligideale Identitätder Impedanzen der Transistoren vorkommen kann.
    [0049] MitVorteil könnenals p-Kanal-Transistoren herkömmliche,in CMOS-Fertigungsprozessen verfügbarep-Kanal-Strukturen verwendet werden. Dennoch ist es nach vorgeschlagenemPrinzip möglich, amAusgang A eine Spannung abzugreifen, die einem Vielfachen der maximalzulässigenBetriebs- oder Nennspannung des jeweiligen Integrationsprozessesentspricht.
    [0050] DieSteuereinheit S umfasst bevorzugt zur Bereitstellung der Steuerströme NMOS-Transistoren,die fürhohe Spannungen ausgelegt sind.
    [0051] EinzusätzlicherVorteil der beschriebenen Anordnung liegt darin, dass ein hoherSpannungshub am Ausgang und gute Treibereigenschaften bei geringenLeistungsverlusten und ohne Bedarf an externen Bauteilen erzieltwerden können.Die Schaltung kann vollständigmit herkömmlichverfügbarenFertigungsprozessen integriert werden.
    [0052] 2 zeigteine Weiterbildung des Prinzips einer Ausgangsstufenanordnung gemäß 1.Die Schaltung gemäß 2 istfür einenhohen Spannungshub am Ausgang A ausgelegt und als digitale Push-Pull-Ausgangsstufeausgebildet. Die Push-Pull-Ausgangsstufeist für12 V Betriebsspannung geeignet und erlaubt am Ausgang ein Umschaltenzwischen einem Low-Zustand von 0 V und einem High-Zustand von 12V.
    [0053] Essind insgesamt vier in Serie geschaltete Transistoren P1, P2, P3,P4 vorgesehen, die in Analogie zu den Transistoren von 1 miteinanderin Serie verschaltet sind. Zusätzlichist ein fürhohe Spannungen ausgelegter n-Kanal-Transistor NH1 vorgesehen, dessengesteuerte Strecke zwischen den Ausgang A und einen Bezugpotenzialanschluss GNDgeschaltet ist. Als stromgesteuerte Spannungsquellen werden beider Schaltung jeweilige WiderständeR1, R2, R3, R4 eingesetzt, die jeweils zwischen Source-Anschlussund Gate-Anschluss des zugeordneten Transistors P1 bis P4 geschaltetsind. Außerdemist der Gate-Anschlussder Transistoren P1 bis P4 überje eine Kaskodestufe NH2, NH3, NH4, NH5 an einen Lastanschluss jeeiner gesteuerten Stromquelle I1, I2, I3, I4 angeschlossen. Diegesteuerten Stromquellen I1, I2, I3, I4 sind weiterhin mit dem BezugspotenzialanschlussGND verbunden. Die Steuereingängeder gesteuerten Stromquellen I1 bis I4 sind miteinander verbundenund in einem Bias-Spannungsknoten VBIAS zusammengefasst. Eine alsDiode verschaltete Stromquelle I5 bildet mit den gesteuerten StromquellenI1 bis I4 je einen Stromspiegel. Der Strom wird durch einen WiderstandR9 und die Stromspiegelverhältnissefestgelegt, wobei der Widerstand R9 zwischen einen Versorgungspotenzialanschlussfür geringeVersorgungsspannung von 3,3 V und die als Diode verschaltete StromquelleI5 geschaltet ist. Die Kaskode-Stufen NH2, NH3, NH4, NH5 sind jeals hochspannungstaugliche n-Kanal-Transistoren ausgebildet, derenGate-Anschlüssemiteinander und mit dem Eingang E der Anordnung verbunden sind.Der Eingang E der Anordnung ist weiterhin mit dem Gate-Anschlussdes komplementärenTransistors NH1 übereinen Inverter INV verbunden, der ebenfalls an den Versorgungspotenzialanschlussfür geringeVersorgungsspannung 3,3V geschaltet ist. Demnach wird mit der Schaltunggemäß 2 eindigitales Eingangssignal mit einem Spannungshub von 0 bis 3,3 Vin ein digitales Signal mit einem Hub von 12 V umgesetzt, wobeials Bauteile vom p-Leitfähigkeitstyplediglich herkömmlichep-Kanal-Transistoren benötigtwerden.
    [0054] Diep-Kanal-Transistoren P1 bis P4 haben je einen zugeordneten und jezur gesteuerten Strecke parallel geschalteten Bias-Widerstand R5bis R8. In dem Zustand, wenn die p-Kanal-Transistoren P1 bis P4 abgeschaltetsind, kann mit den WiderständenR5 bis R8 eine homogene Potenzialverteilung sichergestellt werden.Die WiderständeR5 bis R8 dienen dabei als zusätzlicheSicherheitsmaßnahmeund könnenin alternativen Ausführungenauch weggelassen werden.
    [0055] DieTransistoren P1 bis P4 sind Dünnoxid-p-Kanal-Bauteile,die, in je separate n-Wannen eingebracht, voneinander isoliert sind.
    [0056] Dievorgeschlagene Struktur ermöglichteine homogene Potenzialverteilung über der gesamten Serienschaltungund insbesondere identische Spannungsabfälle über den gesteuerten Streckender Transistoren P1 bis P4 unabhängigvon dem Betriebszustand oder dem Arbeitspunkt. Das bedeutet, dassdie 12 V Versorgungsspannung des Beispiels zu einem maximalen Spannungsabfallvon 12 V geteilt durch 4 ergibt 3 V über jedem p-Kanal-Bauteil führen. Mit den Widerständen R1bis R4 je zwischen Gate und Source werden die p-Kanal-Transistoren ausgeschaltet.Um die p-Kanal-Transistoren P1 bis P4 einzuschalten, wird jedemder WiderständeR1 bis R4 ein gesteuerter Strom zugeführt, der wiederum dazu führt, dass über denWiderständenR1 bis R4 eine je identische Spannung abfällt. Dadurch wird eine identischeGate-Source-Spannung fürjeden p-Kanal-TransistorP1 bis P4 bereitgestellt, so dass die Impedanzen aller p-Kanal-TransistorenP1 bis P4 miteinander übereinstimmen.Aufgrund dieser identischen Impedanzwerte wird auch die Drain-Source-Spannungfür diep-Kanal-Transistoren unabhängigvom Arbeitspunkt identisch sein.
    [0057] Vorliegendwird die Anzahl der p-Kanal-Transistoren P1 bis P4 durch das Verhältnis dergewünschtenSpannung am Ausgang und der maximalen Betriebsspannung der Transistorendefiniert. Wenn der Spannungshub am Ausgang lediglich der zweifachenmaximalen Betriebsspannung entspricht, kann selbstverständlich eineKonfiguration mit lediglich zwei Transistoren P1, P2 verwendet werden. Diesgilt entsprechend fürandere Spannungsverhältnisseund Anwendungen.
    [0058] 3 zeigtein drittes Ausführungsbeispiel einerAusgangsstufenanordnung nach dem vorgeschlagenen Prinzip anhandeiner Weiterbildung für einenanalogen Signalausgang, an dem im vorgeschlagenen Beispiel einekontinuierlich einstellbare Spannung zwischen 0 und 6 V abgreifbarist. Zwischen dem Versorgungspotenzialanschluss für 6 V unddem Ausgang A' isteine Serienschaltung aus einem ersten Transistor P1 und einem zweitenTransistor P2 angeordnet. Die Transistoren P1, P2 sind jeweils dieAusgangstransistoren eines Stromspiegels, den sie mit einer je zugeordnetenDiode D1, D2 bilden. Die Dioden D1, D2 sind ebenfalls als p-Kanal-MOS-Transistorenausgebildet. Die Drain-Anschlüsseder Dioden D1, D2 sind mit je einem hochvolttauglichen n-Kanal-TransistorNH6, NH7 verbunden. Diese Transistoren NH6, NH7 dienen als gesteuerteStromquellen zur Speisung der Stromspiegel D1, P1; D2; P2. Ein komplementärer Transistor NH8ist, in Analogie zu Figur 2, zwischen den Ausgang A' und den BezugspotenzialanschlussGND geschaltet. Die Steuereingängedes komplementären TransistorsNH8 einerseits und der beiden Stromquellen-Transistoren NH6, NH7 andererseits sindmit je einem Anschluss einer voll differenziellen Ausgangsstufeeines OperationsverstärkersOP verbunden. Der Operationsverstärker OP wird mit einer Spannungvon lediglich 3,3 V betrieben. Der Operationsverstärker hateinen Differenzeingang, von dem ein Anschluss über einen Widerstand R10 mitdem Eingang E der Anordnung und ein weiterer Anschluss auf ein festesPotenzial gelegt ist. Außerdemist ein RückkoppelwiderstandR11 zwischen den Ausgang A' derAusgangsstufenanordnung und denjenigen Eingang des Operationsverstärkers geschaltet,der mit dem Eingang E überWiderstand R10 gekoppelt ist.
    [0059] JederStromspiegel D1, P1; D2, P2 ist in je einer separaten n-Wanne gebildet.Indem die Stromspiegel D1, P1; D2, P2 mit jeweils einem Strom von identischemWert angesteuert werden, ist vorliegend die gewünschte Spannungsteilung zwischenden Serientransistoren P1, P2 erzielt. Wenn bei einem derartigen,analogen Ausgang der Strom durch die Transistoren P1, P2 nie ganzabgeschaltet ist, werden die Widerstände R5 bis R8 von 2 nichtbenötigt.
    [0060] DieSchaltung von 3 hat die gleichen Vorteilewie diejenigen von 1 und 2 und ist zusätzlich für die Abgabeeines Analogsignals geeignet, das dem Wert am Eingang E folgt undzu diesem proportional ist. Am Ausgang A' ist ein Dynamikumfang der Amplitudevon 0 bis 6 Volt erreicht. Am Eingang E wird ein Signal mit einemSpannungshub von 0 bis 3,3 V zugeführt.
    [0061] Zusätzlich zuden gezeigten Anwendungsbeispielen ist die vorgeschlagene Ausgangsstufenanordnungauch als On-Chip-Spannungsreglergeeignet. Insbesondere ist es mit dem vorgeschlagenen Prinzip möglich, einenseriellen USB, Universal Serial Bus-Anschluss mit 5 V Spannung auseinem 3,3 V oder 2,5 V CMOS-Schaltkreis heraus zu betreiben. Einweiteres Anwendungsfeld sind beispielsweise On-Chip-Treiberschaltungenfür externePower-MOS-Schalter mit hoher Schwelle.
    [0062] Allegezeigten Ausführungsbeispielekommen völligohne externe Komponenten aus und sind mit Vorteil jeweils vollständig ineiner gemeinsamen integrierten Schaltung integrierbar.
    A Ausgang A' Ausgang E Eingang D1 Diode D2 Diode GND Bezugspotenzialanschluss I1 Stromquelle I2 Stromquelle I3 Stromquelle I4 Stromquelle I5 Stromquelle INV Inverter n1 n-Wanne n2 n-Wanne n3 n-Wanne n1' n-Wanne n2' n-Wanne NH1 Transistor NH2 Transistor NH3 Transistor NH4 Transistor NH5 Transistor NH6 Transistor NH7 Transistor NH8 Transistor OP Operationsverstärker P1 Transistor P2 Transistor P3 Transistor P4 Transistor Q1 stromgesteuerteSpannungsquelle Q2 stromgesteuerteSpannungsquelle Q3 stromgesteuerteSpannungsquelle R1 Widerstand R2 Widerstand R3 Widerstand R4 Widerstand R5 Widerstand R6 Widerstand R7 Widerstand R8 Widerstand R9 Widerstand R10 Widerstand R11 Widerstand S Steuereinheit VP Versorgungspotentialanschluss
    权利要求:
    Claims (20)
    [1] Ausgangsstufenanordnung, aufweisend – einenEingang (E) und einen Ausgang (A), – einen ersten Transistor (P1)mit einem Steuereingang und einer gesteuerten Strecke, – einenzweiten Transistor (P2) mit einem Steuereingang und mit einer gesteuertenStrecke, die mit der gesteuerten Strecke des ersten Transistors(P1) in einer Serienschaltung angeordnet ist und an der der Ausgang(A) der Ausgangsstufenanordnung gebildet ist, – eine erstestromgesteuerte Spannungsquelle (Q1) mit einem Eingang, der mitdem Eingang (E) der Ausgangsstufenanordnung gekoppelt ist und miteinem Ausgang, der mit dem Steuereingang des ersten Transistors(P1) verbunden ist, – einezweite stromgesteuerte Spannungsquelle (Q2) mit einem Eingang, dermit dem Eingang (E) der Ausgangsstufenanordnung gekoppelt ist undmit einem Ausgang, der mit dem Steuereingang des zweiten Transistors(P2) verbunden ist, – wobeider erste Transistor (P1) und der zweite Transistor (P2) in je einern-Wanne (n1, n2) integriert sind.
    [2] Ausgangsstufenanordnung nach Anspruch 1, dadurchgekennzeichnet, dass ein Anschluss der gesteuerten Strecke des erstenTransistors (P1) mit einem Versorgungspotentialanschluss (VP) verbunden ist.
    [3] Ausgangsstufenanordnung nach Anspruch 2, dadurchgekennzeichnet, dass eine an dem Versorgungspotentialanschluss (VP)zuführbareVersorgungsspannung größer istals die überder gesteuerten Strecke des ersten Transistors (P1) maximal zulässige Spannung.
    [4] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis3, dadurch gekennzeichnet, dass der ersten und der zweiten stromgesteuerteSpannungsquelle (R1, R2) je eine gesteuerte Stromquelle (I1, I4)zugeordnet ist zur Kopplung mit dem Eingang (E) der Ausgangsstufenanordnung.
    [5] Ausgangsstufenanordnung nach Anspruch 4, dadurchgekennzeichnet, dass jeder gesteuerten Stromquelle (I1, I4) eineKaskode-Stufe (NH2, NH5) zugeordnet ist.
    [6] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis5, dadurch gekennzeichnet, dass zu den gesteuerten Strecken derTransistoren (P1, P2) je ein Potentialsteuerwiderstand (R5, R6)parallel geschaltet ist.
    [7] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis6, dadurch gekennzeichnet, dass ein bezüglich des ersten und zweitenTransistors (P1, P2) komplementärerTransistor (NH1) vorgesehen ist, mit einer gesteuerten Strecke,die zwischen den Ausgang (A) der Ausgangsstufenanordnung und einenBezugspotentialanschluss (GND) geschaltet ist.
    [8] Ausgangsstufenanordnung nach Anspruch 7, dadurchgekennzeichnet, dass der komplementäre Transistor (NH1) von einemam Eingang (A) anliegenden Signal bezüglich des ersten und des zweiten Transistors(P1, P2) invertiert angesteuert wird.
    [9] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis8, dadurch gekennzeichnet, dass die stromgesteuerten Spannungsquellen(Q1, Q2) mit ihren Lastanschlüssenjeweils zwischen Gate-Anschluss und Source-Anschluss des ersten und zweiten Transistors(P1, P2) geschaltet sind, derart, dass die Gate-Source-Spannungdes ersten Transistors (P1) gleich der Gate-Source-Spannung deszweiten Transistors (P2) ist.
    [10] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis9, dadurch gekennzeichnet, dass der erste und der zweite Transistor(P1, P2) unipolare Transistoren vom p-Leitfähigkeitstyp sind.
    [11] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis10, dadurch gekennzeichnet, dass der erste und der zweite Transistor(P1, P2) in integrierter Schaltungstechnik in je separaten und voneinanderisolierten n-Wannen (n1, n2) angeordnet sind.
    [12] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis11, dadurch gekennzeichnet, dass der erste und der zweite Transistor(P1, P2) gleiche Impedanzen haben.
    [13] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis12, dadurch gekennzeichnet, dass der erste und der zweite Transistor(P1, P2) gleiche geometrische Abmessungen haben.
    [14] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis13, dadurch gekennzeichnet, dass die erste stromgesteuerte Spannungsquelle(Q1) und die zweite stromgesteuerte Spannungsquelle (Q2) je alsWiderstand (R1, R2) ausgeführtsind.
    [15] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis13, dadurch gekennzeichnet, dass die erste stromgesteuerte Spannungsquelle(Q1) als Transistor (D1) ausgebildet ist, der gemeinsam mit demersten Tran sistor (P1) einen ersten Stromspiegel bildet und dassdie zweite stromgesteuerte Spannungsquelle (Q2) als Transistor (D2)ausgebildet ist, der gemeinsam mit dem zweiten Transistor (P2) einenStromspiegel bildet.
    [16] Ausgangsstufenanordnung nach Anspruch 15, dadurchgekennzeichnet, dass ein Operationsverstärker (OP) vorgesehen ist, dermit zumindest einem Eingang mit dem Eingang (E) der Ausgangsstufenanordnungverbunden ist und der ausgangsseitig mit den Stromspiegeln (D1,P1; D2, P2) gekoppelt ist.
    [17] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis16, dadurch gekennzeichnet, dass die erste und die zweite stromgesteuerteSpannungsquelle (Q1, Q2) zum Betrieb auf unterschiedlichen Potentialenausgelegt sind.
    [18] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis17, dadurch gekennzeichnet, dass zumindest ein weiterer Transistor(P3) vorgesehen ist mit einem Steuereingang, der mit einer zugeordneten,weiteren stromgesteuerten Spannungsquelle (Q3) verbunden ist undmit einer gesteuerten Strecke, die zwischen die gesteuerten Streckendes ersten und zweiten Transistors (P1, P2) geschaltet ist unterBildung einer Serienschaltung.
    [19] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis18, dadurch gekennzeichnet, dass diese in integrierter Schaltungstechnikausgebildet ist.
    [20] Ausgangsstufenanordnung nach einem der Ansprüche 1 bis19, dadurch gekennzeichnet, dass diese in Metal Oxide Semiconductor-Schaltungstechnikausgebildet ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    JP3253389B2|2002-02-04|半導体集積回路装置
    US4554515A|1985-11-19|CMOS Operational amplifier
    US7501849B2|2009-03-10|Latch-up prevention circuitry for integrated circuits with transistor body biasing
    US6335653B1|2002-01-01|Transmission gate
    US4430582A|1984-02-07|Fast CMOS buffer for TTL input levels
    US6686772B2|2004-02-03|Voltage mode differential driver and method
    US4473757A|1984-09-25|Circuit means for converting a bipolar input to a unipolar output
    US7292083B1|2007-11-06|Comparator circuit with Schmitt trigger hysteresis character
    JP3079515B2|2000-08-21|Gate array device, input circuit, output circuit, and step-down circuit
    KR100297139B1|2001-10-29|반도체 집적회로
    KR100423617B1|2004-03-24|반도체 집적 회로
    US4847522A|1989-07-11|CMOS amplifier/driver stage with output disable feature
    KR940001251B1|1994-02-18|전압 제어회로
    US7362165B1|2008-04-22|Servo loop for well bias voltage source
    KR920002423B1|1992-03-23|히스테리시스특성을 갖는 전압비교회로
    TWI413351B|2013-10-21|用於將金屬氧化半導體電晶體之閘極驅動至非導電狀態之電路
    US6885234B2|2005-04-26|Resistance load source follower circuit
    US7154981B2|2006-12-26|Termination circuit
    US6507226B2|2003-01-14|Power device driving circuit and associated methods
    JP4768300B2|2011-09-07|電圧レベル変換回路及び半導体集積回路装置
    US20020075066A1|2002-06-20|Semiconductor integrated circuit device
    US6828846B2|2004-12-07|Analog switch circuit
    US7423472B2|2008-09-09|Power switching circuit
    US8004340B2|2011-08-23|System and method for a semiconductor switch
    US6194952B1|2001-02-27|Transmission gate circuit
    同族专利:
    公开号 | 公开日
    US20070273428A1|2007-11-29|
    JP2007534244A|2007-11-22|
    US8063689B2|2011-11-22|
    CN1947336A|2007-04-11|
    DE102004019345B4|2007-02-08|
    WO2005104370A1|2005-11-03|
    EP1741185A1|2007-01-10|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-11-17| OP8| Request for examination as to paragraph 44 patent law|
    2007-08-02| 8364| No opposition during term of opposition|
    2021-11-03| R119| Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410019345|DE102004019345B4|2004-04-21|2004-04-21|Ausgangsstufenanordnung|DE200410019345| DE102004019345B4|2004-04-21|2004-04-21|Ausgangsstufenanordnung|
    EP20050732703| EP1741185A1|2004-04-21|2005-04-21|Ausgangsstufenanordnung|
    PCT/EP2005/004308| WO2005104370A1|2004-04-21|2005-04-21|Ausgangsstufenanordnung|
    US11/578,853| US8063689B2|2004-04-21|2005-04-21|Output stage system|
    CNA2005800125415A| CN1947336A|2004-04-21|2005-04-21|输出级系统|
    JP2007508851A| JP2007534244A|2004-04-21|2005-04-21|出力段システム|
    [返回顶部]